Verilog & ModelSim §11 Часть 2/5
Настройка отображения временных диаграмм и её сохранение:
00:00 - Добавление недостающих сигналов;
07:59 - Настройка отображения временных диаграмм;
14:15 - Сохранение настройки отображения временных диаграмм в файл;
16:30 - Подключение файла настроек;
26:00 - Разбор содержимого файла настроек;
38:30 - Показ результатов симуляции из wlf-файла;

Часть 1/5: https://youtu.be/TLcNi8M-sZY
Часть 3/5: Ожидается.

Другие видео на тему:
Verilog HDL - язык проектирования схем:
https://www.youtube.com/playlist?list=PL4UMfOeGYsvblwrP3VYKHq11xgkxVqoUj

Подключаем к ПЛИС(FPGA):
https://www.youtube.com/playlist?list=PL4UMfOeGYsvbPDapirH9GOJ93CBSOe49Y
Quartus Prime:
https://www.youtube.com/playlist?list=PL4UMfOeGYsvZTAJkgY3XfsrFyK1laAchO
Цифровая схемотехника:
https://www.youtube.com/playlist?list=PL4UMfOeGYsvZs-gvs0dC8oO3HXrmGC1bm